Login / Register
Follow Us
0
0
Register Free!
Register Free!
Online Mock Tests & Exam Preparation | Target Exams
Register Free Login
माध्यम चुनें / Select Medium:
Eng (English) Beng (বাংলা) Hindi (हिन्दी)
WBB • कक्षा XII • Computer Science • अध्याय 5
अनुमानित समय: 120 mins
प्रगति: अध्ययनरत

Boolean Algebra and Logic Gates (बूलियन बीजगणিত एवं लॉजिक गेट्स)

बूलियन बीजगणित आधुनिक डिजिटल कंप्यूटर तर्क और इलेक्ट्रॉनिक परिपथ डिजाइन का मूलभूत गणितीय आधार है, जिसका प्रतिपादन 1854 में जॉर्ज बूल द्वारा किया गया तथा 1938 में क्लॉड शैनन द्वारा स्विचिंग परिपथों में लागू किया गया। यह द्वि-चर प्रणाली पर आधारित है जो दो असतत सत्य मानों: 0 (असत्य/निम्न) और 1 (सत्य/उच्च) पर कार्य करती है। यह अध्याय बूलियन अभिगृहीतों, मौलिक प्रमेयों, डि मॉर्गन के द्वैत नियमों और द्वैतता के सिद्धांत का गहन विश्लेषण प्रस्तुत करता है। इसमें मूल लॉजिक गेट्स (AND, OR, NOT), सार्वत्रिक गेट्स (NAND एवं NOR) और उनके माध्यम से संपूर्ण परिपथ का कार्यान्वयन, तथा विशेष अंकगणितीय गेट्स (XOR एवं XNOR) शामिल हैं। छात्र विहित मिनटरम (SOP) और मैक्सटरम (POS) मानक व्यंजकों, ग्रे कोड सेल व्यवस्था युक्त कार्नो मैप (K-Map) और Don't Care स्थितियों द्वारा चरों के न्यूनतमकरण, तथा हाफ़ एडर, फुल एडर, हाफ़ सबट्रैक्टर, फुल सबट्रैक्टर, मल्टीप्लेक्सर (MUX), डिमल्टीप्लेक्सर (DEMUX), एनकोडर एवं डिकोडर जैसे संयोजन तर्क परिपथों (Combinational Circuits) की आंतरिक वास्तुकला को विस्तार से समझेंगे।

अध्याय CBT ऑनलाइन टेस्ट दें सभी अध्याय देखें
प्रस्तावना अध्याय अवधारणाएँ सिंटेक्स एवं प्रमुख कमांड हल उदाहरण सामान्य गलतियाँ अध्याय सारांश स्व-मूल्यांकन अभ्यास टेस्ट दें

यह अध्याय क्यों महत्वपूर्ण है

प्रत्येक आधुनिक माइक्रोप्रोसेसर, ग्राफिक्स चिप और डिजिटल माइक्रोकंट्रोलर अरबों परस्पर जुड़े ट्रांजिस्टरों से निर्मित होता है जो लॉजिक गेट्स के रूप में कार्य करते हैं। बूलियन बीजगणित और परिपथ सरलीकरण का ज्ञान हार्डवेयर इंजीनियरों को सिलिकॉन चिप का क्षेत्रफल घटाने, सिग्नल प्रसार विलंब (propagation delay) कम करने और न्यूनतम विद्युत ऊर्जा खपत वाले अत्यंत तीव्र वीएलएसआई (VLSI) परिपथ डिजाइन करने में सक्षम बनाता है। संयोजन परिपथों की समझ कंप्यूटर विज्ञान के अमूर्त एल्गोरिदम और भौतिक अरिथमेटिक लॉजिक यूनिट (ALU) के बीच अपरिहार्य सेतु का कार्य करती है।

अध्याय रूपरेखा एवं प्रगति

1 मॉड्यूल 1: बूलियन स्थिरांक, चर, सत्...
2 मॉड्यूल 2: बूलियन नियम, वितरण प्रमे...
3 मॉड्यूल 3: लॉजिक गेट्स — मूल, सार्व...
4 मॉड्यूल 4: विहित रूप (SOP एवं POS)...
5 मॉड्यूल 5: कार्नो मैप (K-Map) एवं ब...
6 मॉड्यूल 6: संयोजन तर्क परिपथ — एडर,...

सम्पूर्ण सैद्धांतिक एवं वैचारिक अध्ययन

मॉड्यूल 1: बूलियन स्थिरांक, चर, सत्यता सारणी एवं मूलभूत अभिगृहीत

1.1 बाइनरी लॉजिक की नींव एवं हंटिंगटन के अभिगृहीत (Huntington's Postulates)

बूलियन बीजगणित दो तत्वों वाले समुच्चय \(B = \{0, 1\}\) पर परिभाषित एक गणितीय संरचना है, जिसमें दो द्वि-आधारी संक्रियाएं—तार्किक योग (OR, प्रतीक \(+\)) और तार्किक गुणन (AND, प्रतीक \(\cdot\)), तथा एक एकल संक्रिया—तार्किक पूरक (NOT, प्रतीक \(''\) या \(\overline{A}\)) निहित हैं:

तार्किक संक्रिया प्रतीक एवं व्यंजक गणितीय परिभाषा एवं नियम इलेक्ट्रॉनिक स्विचिंग परिपथ उपमा
NOT (तार्किक पूरक/उलट) \(Y = A'\) अथवा \(\overline{A}\) \(0' = 1\), \(1' = 0\) (मान को उलट देता है) लोड के समानांतर जुड़ा सामान्यतः बंद (NC) स्विच।
AND (तार्किक गुणन) \(Y = A \cdot B\) आउटपुट 1 केवल तभी होगा जब सभी इनपुट 1 हों; अन्यथा 0। श्रेणीबद्ध (Series) जुड़े दो स्विच (दोनों का ऑन होना आवश्यक)।
OR (तार्किक योग) \(Y = A + B\) यदि कम से कम एक इनपुट 1 हो तो आउटपुट 1; केवल दोनों इनपुट 0 होने पर 0। समानांतर (Parallel) जुड़े दो स्विच (कोई भी एक ऑन होने पर धारा प्रवाहित होगी)।
1.2 प्राथमिक संक्रियाओं की सत्यता सारणी (Truth Table)

सत्यता सारणी इनपुट चरों के सभी संभावित बाइनरी मानों के संयोजनों और उनके संगत आउटपुट को प्रदर्शित करने वाली तालिका है। \(n\) चरों के लिए पंक्तियों की कुल संख्या ठीक \(2^n\) होती है:

इनपुट A इनपुट B NOT A (\(A'\)) AND (\(A \cdot B\)) OR (\(A + B\))
0 0 1 0 0
0 1 1 0 1
1 0 0 0 1
1 1 0 1 1
0 एवं 1 के मूलभूत अभिगृहीत:
  • तत्समक अवयव (Identity Elements): \(A + 0 = A\) (योग का तत्समक 0) तथा \(A \cdot 1 = A\) (गुणन का तत्समक 1)।
  • निक्षेप या वर्चस्व नियम (Dominance): \(A + 1 = 1\) (1 का योग पर वर्चस्व) तथा \(A \cdot 0 = 0\) (0 का गुणन पर वर्चस्व)।

मॉड्यूल 2: बूलियन नियम, वितरण प्रमेय, द्वैतता सिद्धांत एवं डि मॉर्गन के नियम

2.1 बूलियन बीजगणित के मूलभूत नियमों की तुलनात्मक तालिका

द्वैतता के सिद्धांत के कारण प्रत्येक बूलियन नियम दोहरे रूप (Dual forms) में विद्यमान रहता है:

नियम का नाम योग का रूप (OR Form) गुणन का रूप (AND Form) नियम का महत्व एवं प्रभाव
वर्गसम नियम (Idempotent Law) \(A + A = A\) \(A \cdot A = A\) समान चर को दोहराने से मान में कोई परिवर्तन नहीं होता।
द्वि-पूरक नियम (Involution Law) \((A')' = A\) (दोहरा पूरक मूल चर के बराबर) किसी चर को दो बार उलटने पर मूल मान प्राप्त होता है।
पूरकता नियम (Complementarity Law) \(A + A' = 1\) \(A \cdot A' = 0\) चर और उसके पूरक का योग सदैव 1, गुणनफल सदैव 0 होता है।
क्रमविनिमेय नियम (Commutative Law) \(A + B = B + A\) \(A \cdot B = B \cdot A\) इनपुट चरों के क्रम बदलने से परिणाम नहीं बदलता।
साहचर्य नियम (Associative Law) \(A + (B + C) = (A + B) + C\) \(A(BC) = (AB)C\) कोष्ठक का पुनर्स्थापन परिणाम को प्रभावित नहीं करता।
वितरण नियम (Distributive Law) \(A \cdot (B + C) = AB + AC\) \(A + (BC) = (A + B)(A + C)\) महत्वपूर्ण: दूसरा नियम सामान्य बीजगणित में मान्य नहीं होता!
अवशोषण नियम (Absorption Law) \(A + AB = A\) \(A(A + B) = A\) अनावश्यक पद अवशोषित हो जाते हैं: \(A + A'B = A + B\)।
सर्वसम्मति प्रमेय (Consensus Theorem) \(AB + A'C + BC = AB + A'C\) \((A+B)(A'+C)(B+C) = (A+B)(A'+C)\) तीसरा पद \(BC\) अतिरिक्त माना जाता है और हट जाता है।
2.2 डि मॉर्गन के नियम एवं द्वैतता का सिद्धांत (Principle of Duality)
  • प्रथम नियम: दो या अधिक चरों के तार्किक योग का पूरक उनके व्यक्तिगत पूरकों के तार्किक गुणनफल के बराबर होता है: \((A + B)' = A' \cdot B'\)। व्यापक रूप: \((A_1 + A_2 + \dots + A_n)' = A_1' \cdot A_2' \cdot \dots \cdot A_n'\)।
  • द्वितीय नियम: दो या अधिक चरों के तार्किक गुणनफल का पूरक उनके व्यक्तिगत पूरकों के तार्किक योग के बराबर होता है: \((A \cdot B)' = A' + B'\)। व्यापक रूप: \((A_1 \cdot A_2 \cdot \dots \cdot A_n)' = A_1' + A_2' + \dots + A_n'\)।
  • द्वैतता का सिद्धांत (Principle of Duality): किसी भी मान्य बूलियन समीकरण में प्रत्येक योग चिह्न को गुणन में (\(+ \leftrightarrow \cdot\)), गुणन को योग में तथा 0 और 1 को परस्पर बदलने पर (\(0 \leftrightarrow 1\)) प्राप्त नया समीकरण भी सदैव सत्य रहता है (चर अपरिवर्तित रहते हैं)।
वितरण नियम की उपपत्ति \(A + BC = (A + B)(A + C)\):

\(\text{RHS} = (A + B)(A + C) = A \cdot A + AC + BA + BC\)

\(= A + AC + AB + BC \quad [\because A \cdot A = A]\)

\(= A(1 + C + B) + BC = A(1) + BC = A + BC = \text{LHS} \quad \text{[इति सिद्धम्]}\)

मॉड्यूल 3: लॉजिक गेट्स — मूल, सार्वत्रिक निर्माण एवं व्युत्पन्न गेट्स

3.1 सार्वत्रिक लॉजिक गेट्स (Universal Logic Gates): केवल NAND एवं NOR द्वारा निर्माण

जिन लॉजिक गेट्स की सहायता से किसी अन्य गेट की मदद के बिना सभी मूल गेट (NOT, AND, OR) तथा कोई भी जटिल डिजिटल परिपथ बनाया जा सकता है, उन्हें सार्वत्रिक गेट (Universal Gate) कहते हैं। NAND और NOR सार्वत्रिक गेट हैं।

लक्ष्य संक्रिया केवल NAND गेट्स द्वारा निर्माण न्यूनतम NAND केवल NOR गेट्स द्वारा निर्माण न्यूनतम NOR
NOT गेट (\(A'\)) दोनों इनपुट को आपस में जोड़कर: \((A \cdot A)' = A'\) 1 दोनों इनपुट को आपस में जोड़कर: \((A + A)' = A'\) 1
AND गेट (\(AB\)) NAND के आउटपुट पर एक इनवर्टर NAND: \(((AB)')' = AB\) 2 इनपुट को पहले उल्टा करके NOR करना: \((A' + B')' = AB\) 3
OR गेट (\(A+B\)) इनपुट को पहले उल्टा करके NAND करना: \((A' \cdot B')' = A + B\) 3 NOR के आउटपुट पर एक इनवर्टर NOR: \(((A+B)')' = A + B\) 2
XOR गेट (\(A \oplus B\)) 4-गेट क्रॉस-युग्मित मानक विन्यास 4 5-गेट NOR विन्यास 5
XNOR गेट (\(A \odot B\)) 5-गेट NAND विन्यास 5 4-गेट NOR क्रॉस-युग्मित मानक विन्यास 4
3.2 विशेष अंकगणितीय गेट्स: XOR एवं XNOR
  • XOR गेट (Exclusive-OR): व्यंजक \(Y = A \oplus B = A'B + AB'\)। इनपुट में विषम संख्या में 1 होने पर आउटपुट 1 होता है (असमानता संसूचक)। यह हाफ़ और फुल एडर तथा पैरिटी जनरेटर में सीधे उपयोग होता है।
  • XNOR गेट (Equivalence / संयोग गेट): व्यंजक \(Y = A \odot B = AB + A'B' = (A \oplus B)'\)। दोनों इनपुट समान होने पर (दोनों 0 या दोनों 1) आउटपुट 1 होता है (समानता संसूचक)।

मॉड्यूल 4: विहित रूप (SOP एवं POS) तथा मानक बूलियन व्यंजक

4.1 मिनटरम (SOP) बनाम मैक्सटरम (POS)

किसी भी बूलियन फलन को विहित (Canonical) रूपों में अद्वितीय रूप से व्यक्त किया जा सकता है, जहाँ प्रत्येक पद में सभी स्वतंत्र चर उपस्थित रहते हैं:

विशेषता मिनटरम / विहित SOP (गुणनफलों का योग) मैक्सटरम / विहित POS (योगफलों का गुणनफल)
पद की संरचना सभी चरों का गुणनफल पद (जैसे: \(A'BC\))। सभी चरों का योगफल पद (जैसे: \(A + B' + C\))।
चर का मान निरूपण बिना पूरक चर = 1, पूरक चर = 0। बिना पूरक चर = 0, पूरक चर = 1।
सत्यता सारणी से संबंध जिन पंक्तियों में आउटपुट \(F = 1\) होता है उनसे बनता है। जिन पंक्तियों में आउटपुट \(F = 0\) होता है उनसे बनता है।
संक्षिप्त मानक संकेतन \(F(A, B, C) = \sum m(1, 3, 5, 7)\) \(F(A, B, C) = \prod M(0, 2, 4, 6)\)
परस्पर रूपांतरण का नियम: यदि किसी 3-चर फलन का SOP रूप \(F = \sum m(0, 1, 4, 5)\) है, तो उसका समतुल्य विहित POS रूप शेष बचे सूचकांकों का गुणनफल होगा: \(F = \prod M(2, 3, 6, 7)\)।

मॉड्यूल 5: कार्नो मैप (K-Map) एवं बूलियन सरलीकरण

5.1 ग्रे कोड व्यवस्था एवं सेल निकटता (Adjacency)

कार्नो मैप (K-Map) सत्यता सारणी का एक चित्रमय ग्रिड रूप है, जिसमें पास-पास के दो खानों (cells) के मध्य केवल 1-बिट का अंतर सुनिश्चित करने हेतु ग्रे कोड (Gray Code) अनुक्रम (\(00, 01, 11, 10\)) का प्रयोग किया जाता है। इसके कारण निकटवर्ती पद \(X + X' = 1\) नियम से विलोपित हो जाते हैं।

चर संख्या (\(n\)) कुल सेल (\(2^n\)) पंक्ति व स्तंभ विन्यास रोलिंग आसन्नता (Wrap-around Adjacency)
2-चर (\(A, B\)) 4 सेल (2×2) पंक्ति \(A \in \{0, 1\}\), स्तंभ \(B \in \{0, 1\}\) सरल पार्श्वीय आसन्नता
3-चर (\(A, B, C\)) 8 सेल (2×4) पंक्ति \(A \in \{0, 1\}\), स्तंभ \(BC \in \{00, 01, 11, 10\}\) बायां स्तंभ (00) और दायां स्तंभ (10) परस्पर जुड़े होते हैं।
4-चर (\(A, B, C, D\)) 16 सेल (4×4) पंक्ति \(AB \in \{00, 01, 11, 10\}\), स्तंभ \(CD \in \{00, 01, 11, 10\}\) शीर्ष और आधार पंक्तियाँ तथा दोनों बाहरी स्तंभ परस्पर जुड़े होते हैं; 4 बाहरी कोने एक वैध चौक बनाते हैं।
5.2 समूहन नियम एवं Don't Care स्थितियां
  • 2 की घात का नियम: समूह सदैव \(1, 2, 4, 8,\) अथवा \(16\) सेलों का ही होना चाहिए (कदापि 3, 5 या 6 का नहीं)।
  • चर विलोपन का नियम:
    • युग्म (Pair - 2 का समूह): 1 चर विलोपित करता है।
    • चौक (Quad - 4 का समूह): 2 चर विलोपित करता है।
    • अष्टक (Octet - 8 का समूह): 3 चर विलोपित करता है।
  • Don't Care स्थितियां (\(X\) अथवा \(d\)): ऐसी इनपुट स्थितियां जो कभी घटित नहीं हो सकतीं अथवा जिनका आउटपुट महत्वपूर्ण नहीं होता (जैसे BCD में 10 से 15)। बड़ा समूह बनाने के लिए \(X\) को 1 माना जा सकता है, अन्यथा 0 मानकर छोड़ दिया जाता है।

मॉड्यूल 6: संयोजन तर्क परिपथ — एडर, सबट्रैक्टर, MUX, DEMUX एवं डिकोडर

6.1 बाइनरी अंकगणितीय परिपथ: एडर एवं सबट्रैक्टर

संयोजन परिपथ (Combinational Circuits) वे डिजिटल परिपथ हैं जिनका आउटपुट केवल वर्तमान इनपुट मानों पर निर्भर करता है (इनमें कोई मेमोरी या फीडबैक नहीं होता):

परिपथ इनपुट आउटपुट समीकरण गेट्स का संयोजन
हाफ़ एडर (Half Adder) \(A, B\) (2 बिट्स) \(\text{Sum } S = A \oplus B\)
\(\text{Carry } C = A \cdot B\)		 1 XOR गेट + 1 AND गेट
फुल एडर (Full Adder) \(A, B, C_{in}\) (3 बिट्स) \(\text{Sum } S = A \oplus B \oplus C_{in}\)
\(C_{out} = AB + C_{in}(A \oplus B)\)		 2 हाफ़ एडर + 1 OR गेट
हाफ़ सबट्रैक्टर \(A, B\) (2 बिट्स) \(\text{Difference } D = A \oplus B\)
\(\text{Borrow } B_{out} = A' \cdot B\)		 1 XOR + 1 NOT + 1 AND गेट
फुल सबट्रैक्टर \(A, B, B_{in}\) (3 बिट्स) \(\text{Difference } D = A \oplus B \oplus B_{in}\)
\(B_{out} = A'B + (A \oplus B)'B_{in}\)		 2 हाफ़ सबट्रैक्टर + 1 OR गेट
6.2 डेटा रूटिंग परिपथ: मल्टीप्लेक्सर, डिमल्टीप्लेक्सर, डिकोडर एवं एनकोडर
  • मल्टीप्लेक्सर (MUX - Data Selector): कई इनपुट (\(2^n\)) में से किसी एक इनपुट को \(n\) चयन लाइनों (Select lines) के आधार पर एकल आउटपुट पर भेजता है। उदाहरण: 4:1 MUX में 2 चयन लाइनें होती हैं।
  • डिमल्टीप्लेक्सर (DEMUX - Data Distributor): एकल इनपुट डेटा को \(n\) चयन लाइनों द्वारा \(2^n\) आउटपुट लाइनों में से किसी एक पर निर्देशित करता है।
  • डिकोडर (Decoder): \(n\)-बिट कोडित इनपुट को अधिकतम \(2^n\) विशिष्ट आउटपुट लाइनों में परिवर्तित करता है (मेमोरी एड्रेसिंग में प्रयुक्त)।
  • एनकोडर (Encoder): डिकोडर की विपरीत क्रिया करता है; \(2^n\) इनपुट लाइनों में से किसी एक सक्रिय इनपुट को \(n\)-बिट बाइनरी कोड में बदलता है।

प्रोग्रामिंग सिंटेक्स, स्टेटमेंट्स एवं भाषा अनुवादक नियम

डि मॉर्गन के द्वैत नियम (De Morgan's Dual Laws)
{A + B} = {A} · {B} तथा {A · B} = {A} + {B}
बूलियन वितरण नियमों का युग्म (Distributive Laws)
A · (B + C) = AB + AC तथा A + (BC) = (A + B)(A + C)
कार्नो मैप चर विलोपन नियम (K-Map Elimination Rule)
विलोपित चर संख्या = k (2^k सेलों के समूह के लिए)
फुल एडर आउटपुट समीकरण (Full Adder Equations)
$$S = A \oplus B \oplus C_{\text{in}}, \quad C_{\text{out}} = AB + C_{\text{in}}(A \oplus B)$$
मल्टीप्लेक्सर इनपुट-चयन लाइन संबंध (MUX Line Relation)
$$2^n = I \implies n = \log_2(I)$$
शैनन का प्रसार प्रमेय (Shannon's Expansion Theorem)
$$f(x_1, x_2, \dots, x_n) = x_1 \cdot f(1, x_2, \dots, x_n) + x_1' \cdot f(0, x_2, \dots, x_n)$$

अवधारणात्मक हल उदाहरण एवं अनुप्रयोग (Solved Examples)

उदाहरण 1
बूलियन अभिगृहीतों की सहायता से बीजगणितीय रूप से सिद्ध कीजिए कि: \(A + A'B = A + B\)। प्रयुक्त प्रमेय का नाम भी लिखिए।
विस्तृत समाधान / उत्तर:
हल:

दूसरे वितरण नियम का उपयोग करते हुए, जो कहता है कि \(X + YZ = (X + Y)(X + Z)\):

\(\text{LHS} = A + A'B = (A + A')(A + B)\)

पूरकता नियम के अनुसार, \(A + A' = 1\):

\(= 1 \cdot (A + B)\)

गुणन के तत्समक नियम से, \(1 \cdot X = X\):

\(= A + B = \text{RHS} \quad \text{[इति सिद्धम्]}\)

प्रमेय का नाम: इसे अतिरिक्त लिटरल विलोपन नियम (Redundant Literal Rule अथवा सरलीकृत अवशोषण प्रमेय) कहा जाता है।

उदाहरण 2
दिए गए बूलियन व्यंजक का द्वैत (Dual) ज्ञात कीजिए: \((A + B')(B + C') = AC' + B'\)। क्या यह व्यंजक सेल्फ-ड्यूल (Self-dual) है? कारण सहित स्पष्ट कीजिए।
विस्तृत समाधान / उत्तर:
हल:

चरण 1: द्वैत व्यंजक (Dual) ज्ञात करना:

द्वैतता के सिद्धांत के अनुसार:

  • सभी OR संक्रियाओं (\(+\)) को AND संक्रियाओं (\(\cdot\)) में बदलें।
  • सभी AND संक्रियाओं (\(\cdot\)) को OR संक्रियाओं (\(+\)) में बदलें।
  • चरों और उनके पूरकों को पूर्णतः अपरिवर्तित रखें।

दिया गया व्यंजक: \((A + B') \cdot (B + C') = (A \cdot C') + B'\)

द्वैत व्यंजक (Dual):

\((A \cdot B') + (B \cdot C') = (A + C') \cdot B'\)

चरण 2: सेल्फ-ड्यूल परीक्षण:

यदि किसी व्यंजक का द्वैत रूप मूल व्यंजक के तार्किक रूप से समतुल्य हो, तो वह सेल्फ-ड्यूल कहलाता है। यहाँ द्वैत रूप मूल समीकरण के बराबर नहीं है। अतः यह सेल्फ-ड्यूल नहीं है।

उदाहरण 3
डि मॉर्गन के प्रथम एवं द्वितीय नियमों का उल्लेख कीजिए। संपूर्ण सत्यता सारणी (Truth Table) बनाकर दो चरों के लिए डि मॉर्गन के प्रथम नियम को सिद्ध कीजिए।
विस्तृत समाधान / उत्तर:
हल:

कथन:

  1. प्रथम नियम: \((A + B)' = A' \cdot B'\) (चरों के योग का पूरक उनके व्यक्तिगत पूरकों के गुणनफल के बराबर होता है)।
  2. द्वितीय नियम: \((A \cdot B)' = A' + B'\) (चरों के गुणनफल का पूरक उनके व्यक्तिगत पूरकों के योग के बराबर होता है)।

सत्यता सारणी द्वारा प्रथम नियम की उपपत्ति:

A B A + B (A + B)' [स्तंभ 4] A' B' A' · B' [स्तंभ 7]
0 0 0 1 1 1 1
0 1 1 0 1 0 0
1 0 1 0 0 1 0
1 1 1 0 0 0 0

चूंकि स्तंभ 4 \((A + B)'\) और स्तंभ 7 \(A' \cdot B'\) के सभी मान सर्वथा समान \((1, 0, 0, 0)\) हैं, अतः प्रथम नियम पूरी तरह सिद्ध होता है।

उदाहरण 4
(a) NAND एवं NOR गेट्स को सार्वत्रिक गेट क्यों कहा जाता है? (b) केवल 2-इनपुट NAND गेट्स का उपयोग करके AND गेट एवं OR गेट का निर्माण कैसे किया जाता है? व्यंजक सहित समझाइए।
विस्तृत समाधान / उत्तर:
हल:

(a) सार्वत्रिक गेट की परिभाषा:

NAND और NOR गेट्स को सार्वत्रिक गेट इसलिए कहा जाता है क्योंकि किसी अन्य प्रकार के गेट की सहायता लिए बिना केवल NAND अथवा केवल NOR गेट्स के समुचित संयोजन से तीनों मूलभूत गेट (NOT, AND, OR) तथा कोई भी जटिल डिजिटल लॉजिक परिपथ पूर्णतः निर्मित किया जा सकता है।

(b) केवल NAND गेट से AND गेट का निर्माण:

इनपुट \(A\) और \(B\) को पहले एक NAND गेट से गुजारकर \((AB)'\) प्राप्त करते हैं। फिर इस आउटपुट को एक दूसरे इनवर्टर NAND गेट से गुजारने पर मूल गुणनफल प्राप्त होता है:

\(Y = ((AB)')' = AB\)

आवश्यकता: ठीक 2 NAND गेट्स।

केवल NAND गेट से OR गेट का निर्माण:

डि मॉर्गन के द्वितीय नियमानुसार: \(A + B = (A' \cdot B')'\)। अतः:

  1. प्रथम NAND गेट से \(A'\) बनाते हैं: \(A' = (A \cdot A)'\)।
  2. द्वितीय NAND गेट से \(B'\) बनाते हैं: \(B' = (B \cdot B)'\)।
  3. तृतीय NAND गेट में \(A'\) और \(B'\) इनपुट देने पर आउटपुट मिलता है: \(Y = (A' \cdot B')' = A + B\)।

आवश्यकता: ठीक 3 NAND गेट्स।

उदाहरण 5
कार्नो मैप (K-Map) की सहायता से 4-चर बूलियन फलन को सरल कीजिए: \(F(A, B, C, D) = \sum m(0, 2, 5, 7, 8, 10, 13, 15)\)। प्रत्येक समूहन को स्पष्ट करते हुए न्यूनतम SOP रूप लिखिए।
विस्तृत समाधान / उत्तर:
हल:

चरण 1: 16-सेल K-Map में मिनटरम का अंकन:

पंक्तियाँ \(AB \in \{00, 01, 11, 10\}\); स्तंभ \(CD \in \{00, 01, 11, 10\}\):

  • पंक्ति 00 में सेल 0 (\(m_0\)) और सेल 2 (\(m_2\)) में 1।
  • पंक्ति 01 में सेल 5 (\(m_5\)) और सेल 7 (\(m_7\)) में 1।
  • पंक्ति 11 में सेल 13 (\(m_{13}\)) और सेल 15 (\(m_{15}\)) में 1।
  • पंक्ति 10 में सेल 8 (\(m_8\)) और सेल 10 (\(m_{10}\)) में 1।

चरण 2: समूहन (Grouping):

  1. चौक 1 (चारों कोनों का समूह - Corner Quad): सेल \(\{m_0, m_2, m_8, m_{10}\}\)।
    पंक्ति 00 और 10 में उभयनिष्ठ चर \(B = 0\) (\(B'\))।
    स्तंभ 00 और 10 में उभयनिष्ठ चर \(D = 0\) (\(D'\))।
    प्राप्त पद: \(B'D'\)।
  2. चौक 2 (मध्य का 4-सेल ब्लॉक): सेल \(\{m_5, m_7, m_{13}, m_{15}\}\)।
    पंक्ति 01 और 11 में उभयनिष्ठ चर \(B = 1\) (\(B\))।
    स्तंभ 01 और 11 में उभयनिष्ठ चर \(D = 1\) (\(D\))।
    प्राप्त पद: \(BD\)।

चरण 3: न्यूनतम SOP व्यंजक:

\(F(A, B, C, D) = B'D' + BD = B \odot D = (B \oplus D)'\)

दोनों चौकों द्वारा सभी 8 मिनटरम शामिल हो गए हैं और फलन \(B\) तथा \(D\) के XNOR (समयोग) संबंध में रूपांतरित हो गया है।

उदाहरण 6
(a) दो हाफ़ एडर और एक OR गेट का उपयोग करके फुल एडर परिपथ का निर्माण समझाइए। (b) फुल एडर की सत्यता सारणी लिखिए। (c) योगफल (Sum \(S\)) और कैरी (Carry Out \(C_{out}\)) के समीकरण व्युत्पन्न कीजिए। (d) बहु-बिट बाइनरी संख्याओं को जोड़ने में केवल हाफ़ एडर पर्याप्त क्यों नहीं है?
विस्तृत समाधान / उत्तर:
हल (फुल एडर डिजाइन):

(a) फुल एडर की सत्यता सारणी:

A B Cin Sum (S) Cout
00000
00110
01010
01101
10010
10101
11001
11111

(b) दो हाफ़ एडर का विन्यास एवं समीकरण:

  • प्रथम हाफ़ एडर (HA-1): इनपुट \(A, B\)।
    मध्यवर्ती योग \(S_1 = A \oplus B\)
    मध्यवर्ती कैरी \(C_1 = A \cdot B\)
  • द्वितीय हाफ़ एडर (HA-2): इनपुट \(S_1, C_{in}\)।
    अंतिम योग: \(\mathbf{S = S_1 \oplus C_{in} = A \oplus B \oplus C_{in}}\)
    मध्यवर्ती कैरी \(C_2 = S_1 \cdot C_{in} = (A \oplus B) \cdot C_{in}\)
  • OR गेट: दोनों मध्यवर्ती कैरी का योग:
    \(\mathbf{C_{out} = C_1 + C_2 = AB + C_{in}(A \oplus B)}\)

(c) बहु-बिट योग में हाफ़ एडर की अपर्याप्तता:

हाफ़ एडर में केवल 2 इनपुट टर्मिनल (\(A\) और \(B\)) होते हैं। पूर्ववर्ती कम महत्वपूर्ण (LSB) स्थिति से उत्पन्न कैरी (\(C_{in}\)) को स्वीकार करने की इसमें कोई व्यवस्था नहीं होती। इसलिए बहु-बिट समानांतर एडर में केवल न्यूनतम बिट (LSB) पर हाफ़ एडर काम आ सकता है, परंतु अन्य सभी उच्च बिट्स के लिए फुल एडर अनिवार्य होता है।

सामान्य गलतियाँ एवं परीक्षक के जाल (Examiner Traps)

सामान्य भ्रम / गलत उत्तर

बूलियन योग में साधारण बीजगणित मानकर A + A = 2A या 1 + 1 = 2 लिखना।

सही वैज्ञानिक तथ्य

बूलियन बीजगणित में A + A = A (वर्गसम नियम) और 1 + 1 = 1 (तार्किक OR का वर्चस्व) होता है, यहाँ 2 अंक की कोई उपस्थिति नहीं है।

सामान्य भ्रम / गलत उत्तर

K-Map में 3, 5 या 6 सेलों का समूहन (grouping) बनाना।

सही वैज्ञानिक तथ्य

कार्नो मैप में समूह सदैव 2 की घात (1, 2, 4, 8, 16) में ही बनाए जाने चाहिए ताकि ग्रे कोड द्वारा चर विलोपित हो सकें।

सामान्य भ्रम / गलत उत्तर

मिनटरम (SOP) और मैक्सटरम (POS) के बाइनरी मानों में भ्रमित होना।

सही वैज्ञानिक तथ्य

मिनटरम (SOP) में सामान्य चर 1 तथा पूरक 0 दर्शाता है; मैक्सटरम (POS) में सामान्य चर 0 तथा पूरक 1 दर्शाता है।

सामान्य भ्रम / गलत उत्तर

द्वैत (Dual) रूप निकालते समय चरों के पूरक भी बदल देना।

सही वैज्ञानिक तथ्य

द्वैतता के नियम में केवल ऑपरेटर (+ ↔ ·) और स्थिरांक (0 ↔ 1) बदलते हैं; चर (A, B', C) पूरी तरह अपरिवर्तित रहते हैं।

सामान्य भ्रम / गलत उत्तर

हाफ़ एडर से सीधे बहु-बिट बाइनरी रिपल एडर बन जाने का भ्रम।

सही वैज्ञानिक तथ्य

हाफ़ एडर में पिछली बिट से आने वाली कैरी (Cin) के लिए टर्मिनल नहीं होता; अतः LSB के अलावा सभी बिट्स पर फुल एडर आवश्यक है।

चित्रात्मक व्याख्या एवं मॉडल

बूलियन बीजगणित एवं लॉजिक गेट्स आर्किटेक्चर मैप WBCHSE कक्षा 12 कंप्यूटर साइंस — अध्याय 5: बूलियन प्रमेय, सार्वत्रिक गेट, K-Map एवं संयोजन परिपथ 1 1. बूलियन बीजगणित प्रमेय एवं नियम • डि मॉर्गन नियम: (A + B)' = A'·B' तथा (A·B)' = A' + B' • वितरण नियम: A + (B·C) = (A + B)·(A + C) • अवशोषण नियम: A + A·B = A | A·(A + B) = A • द्वैतता का सिद्धांत (Duality): + ↔ · तथा 0 ↔ 1 • सर्वसम्मति प्रमेय: AB + A'C + BC = AB + A'C 2 2. लॉजिक गेट्स एवं सार्वत्रिक गेट निर्माण • मूल गेट्स: AND (A·B), OR (A+B), NOT (A') • सार्वत्रिक गेट्स: NAND (A·B)' तथा NOR (A+B)' • केवल NAND से: NOT (1), AND (2), OR (3 गेट्स) • विशेष गेट: XOR (A ⊕ B = A'B + AB') • संयोग गेट: XNOR (A ⊙ B = AB + A'B') 3 3. विहित रूप एवं कार्नो मैप (K-Map) • मिनटरम SOP (∑m) बनाम मैक्सटरम POS (∏M) • ग्रे कोड अनुक्रम: 00, 01, 11, 10 सेल संरचना • समूहन नियम: युग्म (1 चर विलोप), चौक (2), अष्टक (3) • रोलिंग आसन्न सेल (Wrap-around Adjacency) • Don't Care स्थितियां (X) का अनुकूलतम प्रयोग 4 4. संयोजन तर्क परिपथ (Combinational Circuits) • हाफ़ एडर: Sum = A ⊕ B, Carry = A·B • फुल एडर: 2 हाफ़ एडर + 1 OR गेट द्वारा निर्माण • हाफ़ सबट्रैक्टर: Diff = A ⊕ B, Borrow = A'·B • मल्टीप्लेक्सर (MUX): 2ⁿ डेटा इनपुट → 1 आउटपुट • डिकोडर / डिमल्टीप्लेक्सर: n इनपुट → 2ⁿ आउटपुट

अध्याय का सार संक्षेप एवं 10 मुख्य निष्कर्ष

मुख्य बिंदु 1
बूलियन बीजगणित केवल दो मानों (0 और 1) वाले बाइनरी चरों पर AND, OR और NOT संक्रियाओं द्वारा संचालित होता है।
मुख्य बिंदु 2
हंटिंगटन के अभिगृहीत और मूलभूत नियम डिजिटल लॉजिक परिपथों के सरलीकरण का बीजगणितीय आधार तैयार करते हैं।
मुख्य बिंदु 3
डि मॉर्गन के नियम योग के पूरक को गुणन के पूरक में तथा गुणन के पूरक को योग के पूरक में बदलते हैं, जिससे NAND/NOR निर्माण आसान होता है।
मुख्य बिंदु 4
द्वैतता का सिद्धांत यह सुनिश्चित करता है कि AND/OR और 0/1 को आपस में बदलने पर भी बूलियन प्रमेय की सत्यता बनी रहती है।
मुख्य बिंदु 5
NAND और NOR सार्वत्रिक गेट हैं क्योंकि इनमें से किसी भी एक प्रकार के गेट से कोई भी डिजिटल परिपथ तैयार किया जा सकता है।
मुख्य बिंदु 6
XOR (असमानता/विषम पैरिटी) और XNOR (समानता/सम पैरिटी) गेट अंकगणितीय परिपथों के मुख्य अंग हैं।
मुख्य बिंदु 7
विहित SOP मिनटरमों का योग (आउटपुट 1) है और विहित POS मैक्सटरमों का गुणनफल (आउटपुट 0) है।
मुख्य बिंदु 8
कार्नो मैप ग्रे कोड अनुक्रम के आधार पर 2 की घात के समूहों द्वारा चरों को द्रुत गति से दृष्टिगत रूप से विलोपित करता है।
मुख्य बिंदु 9
Don't Care स्थितियां (X) अनावश्यक इनपुट को दर्शाती हैं, जिन्हें बड़ा समूह बनाने के लिए 1 अथवा 0 माना जा सकता है।
मुख्य बिंदु 10
संयोजन तर्क परिपथों (एडर, सबट्रैक्टर, MUX, DEMUX, डिकोडर) का आउटपुट केवल वर्तमान इनपुट पर निर्भर करता है, इनमें मेमोरी नहीं होती।

स्व-मूल्यांकन अभ्यास (Check Your Understanding)

मूल वैचारिक स्पष्टता की जांच के लिए नैदानिक प्रश्न। पहले स्वयं हल करें, फिर उत्तर देखें।

1
एक 2-इनपुट XOR गेट बनाने के लिए कम से कम कितने 2-इनपुट NAND गेट्स की आवश्यकता होती है?
उत्तर एवं व्याख्या देखें
उत्तर: ठीक 4 NAND गेट्स की आवश्यकता होती है।
क्रॉस-युग्मित 4-गेट NAND विन्यास को याद करें।
2
यदि 3-चर फलन का विहित POS रूप F(A, B, C) = ∏M(0, 2, 4, 6) है, तो इसका विहित SOP रूप क्या होगा?
उत्तर एवं व्याख्या देखें
उत्तर: F(A, B, C) = ∑m(1, 3, 5, 7) = C।
0 से 7 के बीच बचे हुए सूचकांकों के मिनटरम लें।
3
4-चर K-Map में यदि एक अष्टक (8 सेलों का समूह) बने, तो परिणामी पद में कितने चर विलोपित होंगे?
उत्तर एवं व्याख्या देखें
उत्तर: 3 चर विलोपित होंगे तथा परिणामी पद में केवल 1 चर शेष रहेगा।
2^k सेलों के लिए k चर विलोपित होते हैं; 2^3 = 8।
4
एक 8-to-1 मल्टीप्लेक्सर (8:1 MUX) में कितनी चयन लाइनों (Select lines) की आवश्यकता होती है?
उत्तर एवं व्याख्या देखें
उत्तर: चूंकि 2^3 = 8, अतः ठीक 3 चयन लाइनों (S2, S1, S0) की आवश्यकता होती है।
सूत्र 2^n = I का प्रयोग करें, जहाँ I = 8।
5
यदि किसी XNOR गेट के दोनों इनपुट A = 1 और B = 1 हों, तो आउटपुट क्या होगा?
उत्तर एवं व्याख्या देखें
उत्तर: आउटपुट 1 होगा, क्योंकि दोनों इनपुट मान समान हैं (1 ⊙ 1 = 1)।
XNOR समानता संसूचक है; दोनों इनपुट समान होने पर आउटपुट 1 होता है।
अध्याय का अध्ययन पूर्ण हुआ?
अभ्यास के लिए तैयार?

ऑनलाइन CBT टेस्ट देकर तैयारी का मूल्यांकन करें

WBB परीक्षा पैटर्न पर आधारित बहुविकल्पीय प्रश्नों का ऑनलाइन टेस्ट दें। तुरंत परिणाम, समय विश्लेषण और प्रत्येक प्रश्न का विस्तृत हल प्राप्त करें।

फाउंडेशन टेस्ट
15 MCQs • मूल अवधारणाएँ
एडवांस्ड टेस्ट
15 MCQs • HOTS और ट्रैप्स

कक्षा 12 Computer Science के सभी अध्याय

AI अध्ययन मित्र

त्वरित शंका समाधान

Boolean Algebra and Logic Gates (बूलियन बीजगणিত एवं लॉजिक गेट्स) में कोई संदेह या प्रश्न है? हमारे AI अध्ययन मित्र से तुरंत समझें।

STAY UPDATED

Get the Latest Updates

New test series, syllabus updates, exam notifications and more.

Syllabus
Updates
Exam
Alerts
Study
Resources